Pamięć 72 PIN ECC SIMM

Pamięć 72 pin ECC SIMM-Single Inline Memory Module Error Correcting Code.


Strona startowa > Powrót


Pin ECC Optimized Opis
1 VSS VSS Ground
2 DQ0 DQ0 Dane 0
3 DQ1 DQ1 Dane 1
4 DQ2 DQ2 Dane 2
5 DQ3 DQ3 Dane 3
6 DQ4 DQ4 Dane 4
7 DQ5 DQ5 Dane 5
8 DQ6 DQ6 Dane 6
9 DQ7 DQ7 Dane 7
10 VCC VCC +5 VDC
11 PD5 PD5 Presence Detect 5
12 A0 A0 Adres 0
13 A1 A1 Adres 1
14 A2 A2 Adres 2
15 A3 A3 Adres 3
16 A4 A4 Adres 4
17 A5 A5 Adres 5
18 A6 A6 Adres 6
19 n/c n/c Not connected
20 DQ8 DQ8 Dane 8
21 DQ9 DQ9 Dane 9
22 DQ10 DQ10 Dane 10
23 DQ11 DQ11 Dane 11
24 DQ12 DQ12 Dane 12
25 DQ13 DQ13 Dane 13
26 DQ14 DQ14 Dane 14
27 DQ15 DQ15 Dane 15
28 A7 A7 Adres 7
29 DQ16 DQ16 Dane 16
30 VCC VCC +5 VDC
31 A8 A8 Adres 8
32 A9 A9 Adres 9
33 n/c n/c Not connected
34 /RAS1 /RAS1 Row Address Strobe 1
35 DQ17 DQ17 Dane 17
36 DQ18 DQ18 Dane 18
37 DQ19 DQ19 Dane 19
38 DQ20 DQ20 Dane 20
39 VSS VSS Ground
40 /CAS0 /CAS0 Column Address Strobe 0
41 A10 A10 Adres 10
42 A11 A11 Adres 11
43 /CAS1 /CAS1 Column Address Strobe 1
44 /RAS0 /RAS0 Row Address Strobe 0
45 /RAS1 /RAS1 Row Address Strobe 1
46 DQ21 DQ21 Dane 21
47 /WE /WE Read/Write
48 /ECC /ECC  
49 DQ22 DQ22 Dane 22
50 DQ23 DQ23 Dane 23
51 DQ24 DQ24 Dane 24
52 DQ25 DQ25 Dane 25
53 DQ26 DQ26 Dane 26
54 DQ27 DQ27 Dane 27
55 DQ28 DQ28 Dane 28
56 DQ29 DQ29 Dane 29
57 DQ30 DQ30 Dane 30
58 DQ31 DQ31 Dane 31
59 VCC VCC +5 VDC
60 DQ32 DQ32 Dane 32
61 DQ33 DQ33 Dane 33
62 DQ34 DQ34 Dane 34
63 DQ35 DQ35 Dane 35
64 n/c DQ36 Dane 36
65 n/c DQ37 Dane 37
66 n/c DQ38 Dane 38
67 PD1 PD1 Presence Detect 1
68 PD2 PD2 Presence Detect 2
69 PD3 PD3 Presence Detect 3
70 PD4 PD4 Presence Detect 4
71 n/c DQ39 Dane 39
72 VSS VSS Ground


(c) 2008 Jerzy Kazojć wszelkie prawa zastrzeżone